PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-173677

(43)Date of publication of application: 26.06.1998

(51)Int.CI.

H04L 12/28 H04Q 3/00

(21)Application number: 08-335826

(71)Applicant:

TOSHIBA CORP

(22)Date of filing:

16.12.1996

(72)Inventor:


HASEGAWA JUN

(54) METHOD OF CONTROLLING FLOW RATE FOR PHYSICAL PORT IN PACKET COMMUNICATION AND DEVICE THEREFOR

(57)Abstract:

PROBLEM TO BE SOLVED: To prevent the complication of discriminating processing of the maximum delay virtual port, and to improve through put by observing the transmission delay time of a virtual port, and instructing a virtual port with the longest delay time as the maximum delay virtual port.

SOLUTION: A maximum delay virtual port instructing means 160 instructs the maximum delay virtual port with the longest delay time for each physical port 111-113, after the compared result of a virtual port delay comparing means 150 is applied, when a transmittable cell is present in any virtual port 101-102, 103-104, and 105-106 connected with the same physical port. Then, when a transmittable cell connected with each physical port 111-113 is not present, the maximum delay virtual port instructing means 106 designates the virtual port in which the cell transmittable to the physical port at first appears which is observed and detected by a first appearance virtual port observing means 130 to be the maximum delay virtual port of the physical ports 111-113.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application

converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of

rejection]

[Date of requesting appeal against examiner's

decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japanese Patent Office

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平10-173677

(43)公開日 平成10年(1998)6月26日

(51) Int.Cl.⁶

酸別記号

FΙ

G

H04L 12/28 H04Q 3/00 H04L 11/20

H 0 4 Q 3/00

審査請求 未請求 請求項の数6 OL (全 9 頁)

(21)出願番号

特願平8-335826

(71)出願人 000003078

株式会社東芝

(22)出願日

平成8年(1996)12月16日

神奈川県川崎市幸区堀川町72番地

(72)発明者 長谷川 純

神奈川県川崎市幸区堀川町580番1号 株

式会社東芝半導体システム技術センター内

(74)代理人 弁理士 佐藤 一雄 (外3名)


(54) 【発明の名称】 パケット通信における物理ポートの流量制御方法及びその装置

(57) 【要約】

(修正有)

【課題】 最大遅延仮想ポートを弁別する処理が仮想ポ ートの数の増加に伴い複雑化し、また物理ポートの負荷 情報が確定してから次のセル送出時期までに弁別処理を 行わなければならず、スループットの低下を招いてい た。

【解決手段】 物理ポート毎に、送出可能なセルがある 場合は仮想ポート毎の遅延時間を観測して遅延時間を比 較し、指定された1つの物理ポートに対応する仮想ポー トのなかから遅延時間が最も長いものを最大遅延仮想ポ ートとして指示する。物理ポート毎に、送出可能なセル が存在しない場合は、遅延時間の比較なしに初めに送出 可能セルが現れた仮想ポートを最大遅延仮想ポートとし て指示する。指定には全物理ポートの負荷情報が確定す るまで待つ必要があるが、その前に各物理ポート毎に最 も遅延の大きい仮想ポートを指定しておくことで、弁別 処理を早い時期から開始することができる。



【特許請求の範囲】

【請求項1】転送単位を通過させる1つの物理ポートと、転送単位を与えられて前記物理ポートに送出する複数の仮想ポートとを備えるパケット通信における、前記物理ポートの流量を制御する方法において、

前記仮想ポートに送出可能な転送単位がある場合は、それぞれの前記仮想ポートの送出遅延時間を観測し、前記送出遅延時間が最も長い仮想ポートを最大遅延仮想ポートとして指示するステップと、

前記仮想ポートのいずれにも送出可能な転送単位がない場合は、最初に送出可能な転送単位が現れた前記仮想ポートを最大遅延仮想ポートとして指示するステップと、指示された前記最大遅延仮想ポートを前記物理ポートに接続して転送単位を送出するステップと、

を備えることを特徴とするパケット通信における物理ポートの流量制御方法。

【請求項2】転送単位を通過させる複数の物理ポートと、それぞれの前記物理ポートに対応して存在し転送単位を与えられて前記物理ポートに送出する複数の仮想ポートとを備えるパケット通信における、前記物理ポートの流量を制御する方法において、

同一の前記物理ポートに連なる前記仮想ポートに送出可能な転送単位がある場合は、それぞれの前記仮想ポートの送出遅延時間を観測し前記物理ポート毎に前記送出遅延時間が最も長い仮想ポートを指示するステップと、

同一の前記物理ポートに連なる前記仮想ポートのいずれ にも送出可能な転送単位がない場合は、同一の前記物理 ポートに連なる最初に送出可能な転送単位が現れた前記 仮想ポートを最大遅延仮想ポートとして指示するステッ プと、

前記物理ポートの負荷情報に基づいていずれか1つの物理ポートを指定し、この物理ポートに対応する最大遅延仮想ポートを前記物理ポートに接続して転送単位を送出するステップと、

を備えることを特徴とするパケット通信における物理ポートの流量制御方法。

【請求項3】前記仮想ポートに送出可能な転送単位がある場合にそれぞれの前記仮想ポートの送出遅延時間を観測する処理は、転送単位が送出可能となる時点から開始することを特徴とする請求項1又は2記載のパケット通信における物理ポートの流量制御方法。

【請求項4】転送単位を通過させる1つの物理ポートと、転送単位を与えられて前記物理ポートに送出する複数の仮想ポートとを備えるパケット通信における、前記物理ポートの流量を制御する装置において、

前記仮想ポートに送出可能な転送単位がある場合、それ ぞれの前記仮想ポートの送出遅延時間を観測する仮想ポ ート遅延観測手段と、

観測された前記送出遅延時間を比較する仮想ポート遅延 比較手段と、 前記仮想ポートのいずれにも送出可能な転送単位がない場合、最初に送出可能な転送単位が現れた前記仮想ポートを観測する初出仮想ポート観測手段と、

前記仮想ポートに送出可能な転送単位がある場合は、前記仮想ポート遅延比較手段により前記送出遅延時間が最大であると判定された前記仮想ポートを最大遅延仮想ポートとして指示し、前記仮想ポートのいずれにも送出可能な転送単位がない場合は、前記初出仮想ポート観測手段により観測された最初に送出可能な転送単位が現れた前記仮想ポートを最大遅延仮想ポートとして指示する最大遅延仮想ポート指示手段と、

を備えることを特徴とするパケット通信における物理ポートの流量制御装置。

【請求項5】転送単位を通過させる複数の物理ポートと、前記物理ポートにそれぞれ対応して存在し転送単位を与えられて前記物理ポートに送出する複数の仮想ポートとを備えるパケット通信における、前記物理ポートの流量を制御する装置において、

同一の前記物理ポートに連なる前記仮想ポートに送出可能な転送単位がある場合、それぞれの前記仮想ポートの送出遅延時間を観測する仮想ポート遅延観測手段と、

観測された前記送出遅延時間を比較する仮想ポート遅延 比較手段と、

前記物理ポートの負荷情報に基づいて、いずれか一つの 物理ポートを指定する送出物理ポート指定手段と、

同一の前記物理ポートに連なる前記仮想ポートのいずれ にも送出可能な転送単位がない場合、最初に送出可能な 転送単位が現れた前記仮想ポートを観測する初出仮想ポ ート観測手段と、

同一の前記物理ポートに連なる前記仮想ポートに送出可能な転送単位がある場合は、前記送出物理ポート指定手段により指定された前記物理ポートに対応する前記仮想ポートのうち前記仮想ポート遅延比較手段により前記送出遅延時間が最長であると判定された前記仮想ポートを最大遅延仮想ポートとして指示し、同一の前記物理ポートに連なる前記仮想ポートのいずれにも送出可能な転送単位がない場合は、前記初出仮想ポート観測手段により観測された最初に送出可能な転送単位が現れた前記仮想ポートを該物理ポートに連なる最大遅延仮想ポートとして指示する最大遅延仮想ポート指示手段と、

を備えることを特徴とするパケット通信における物理ポートの流量制御装置。

【請求項6】前記仮想ポート遅延観測手段がそれぞれの前記仮想ポートの送出遅延時間を観測する処理は、転送単位が送出可能となる時点から開始することを特徴とする請求項4又は5記載のパケット通信における物理ポートの流量制御装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、パケット通信、特

に非同期転送モード(Asynchronous Transfer Mode、以下、ATMという)通信システムにおいて、物理ポートのセルの流量を制御する方法及び制御装置に関する。

[0002]

【従来の技術】パケット通信システム、特にATM通信システムではセルという転送単位で通信を行うが、通信流量の揺らぎを抑制するために、流量を制御するシェーピング制御を行っている。シェーピング制御とは、使用量パラメータ制御の1種であって、仮想送出ポート毎にセル流量を監視しておき、流量が所定の規定値を超過した場合に遅延を与えて規定値を超えないように平滑化する制御である。

【0003】従来のシェーピング制御方法について、図9を用いて説明する。複数の物理ポート201、202、…、203のぞれぞれに対応して、仮想ポート231~232、235~236が存在する。仮想ポート231~232、233~234、…、235~236は、シェーパ220、スケジューラ211、212、…、213の制御により物理ポート201、202、…、203に接続される。

【0004】図示されていないATM交換機から出力され、仮想ポート231~232に対応して設けられたバッファ内の待ち行列にセルが入力されると、シェーパ220によってセルを送出する間隔が平滑化されるように管理される。さらに物理ポート201~203に対応して設けられたスケジューラ211~213は、シェーパ220によりシェーピング制御を受ける待ち行列のセルと、シェーピングされない待ち行列のセルとをスケジュールするもので、一般にシェーピングを受ける待ち行列を優先するようにスケジューリングを行う。

【0005】さらに、全体で一つのスケジューラ241が設けられているが、これは1セル周期毎にセル送出を行う物理ポートを全物理ポート $201\sim203$ のなかから1つ選択するものである。このことは、1セル周期においてセルを送出することができる物理ポートは1つのみであることに起因している。シェーパ220によってシェーピングされたセルが存在する場合には、スケジューラ241は選択した物理ポートに当該セルを送出するようにスケジューリングする。

【0006】シェーバ220は、上述したようにセルの送出間隔を平滑化するが、従来は次のような手順で行っていた。シェーパ220は、仮想ポート231~236毎に前回セルが送出されてから経過している時間を監視している。この時間が、所定の規定時間に到達した後は次のセルを送出することができる。例えば、図10に示されたように、時点t1で前回のセルが送出され、平滑化のために設定された規定時間T1が経過した時点t2で今回のセルが送出可能な状態になる。この時点t2からの経過時間が送出遅延時間T2となる。

【0007】そして、物理ポート201~203の転送

流量を超えた場合のように、物理ポート201~203から後段の装置へのセルの送出が滞った場合には、規定時間T1経過後においてもセルの送出が制限されることがある。このような場合は、シェーパ220が各仮想ポート231~236における送出遅延時間T2を観測し、物理ポートの負荷が許容値以下になった時点で、最も送出遅延時間T2が長かった最大遅延仮想ポートからセルの送出を行う。

[0008]

【発明が解決しようとする課題】しかし、従来の流量制御方法には次のような問題があった。最大遅延仮想ポートを弁別するには、全ての仮想ポート231~236毎にセルの送出遅延時間T2を監視し比較する必要があり、仮想ポートの数が増大すると、それに伴って送出遅延時間の比較処理も複雑化する。

【0009】この送出遅延時間T2の比較処理は、1セル周期内において、全ての物理ポート201~203の負荷が許容値を超えているか否かを示す負荷情報が確定した後に行わなければならない。即ち、時点 t 1において前回のセルが送出された後、全物理ポート201~203の負荷情報が確定してから今回のセルを送出すべき時点までの間に、最大遅延仮想ポートの弁別処理を全て完了しなければならない。しかし、一般に物理ポートの負荷情報が確定するまでには時間がかかる。よって、負荷情報が確定してから今回のセルを送出する時点までの時間は短く、最大遅延仮想ポートの弁別を完了することは困難である。

【0010】さらには、ある物理ポートに連なる仮想ポート231~236に送出可能なセルの待ち行列が存在しない場合に、1セル周期よりも短い期間で集中的に送出可能なセルを有する待ち行列が現れることがある。複数の物理ポートにおいて、同一セル周期内で集中的に遅延仮想ポートが現れるような場合もあり得る。このような場合に、送出すべき仮想ポートを短時間で弁別することは実質的に不可能である。

【0011】そこで、従来は物理ポートの前段にバッファを複数段設け、バッファの段数分だけセルを送出するタイミングを遅延させることによって、全物理ポートの負荷情報が確定してから送出すべき仮想ポートを弁別するまでに余裕を持たせる手法が採られていた。しかし、物理ポートの前段にバッファを設けると、セルの送出時間自体を遅延させ、スループットの低下を招くことになる。

【0012】また、物理ポートが複数存在し逆多重化を行うような場合において、複数の物理ポートのシェーピングを行う必要があり、全仮想ポートのなかから最大遅延仮想ポートを弁別しなければならない。しかし、物理ポートが複数存在する場合には、各物理ポート毎に負荷情報が存在し、それぞれに時間の経過と共に変化していく。物理ポートのシェーピングでは、負荷の大きい物理

ポートへのセルの送出は延期し、負荷のない物理ポートへセルが送出されるようにする必要がある。そこで、全仮想ポートのうち、負荷がない物理ポートに対応する仮想ポートのなかから最大遅延仮想ポートを選択する必要がある。しかし、負荷情報が確定するまでは遅延仮想ポートの待ち行列の順番は確定しないので、最大遅延仮想ポートを前もって弁別することは不可能である。

【0013】本発明は上記事情に鑑みてなされたもので、仮想ポートの増加に伴う最大遅延仮想ポートの弁別処理の複雑化を防止し、また最大遅延仮想ポートの弁別処理を開始する時期を早めて物理ポートの前段にバッファ等を設ける必要性を排除し、スループットを向上させることが可能な物理ポートの流量制御方法及びその装置を提供することを目的とする。

[0014]

【課題を解決するための手段】本発明の物理ポートの流量制御方法は、転送単位を通過させる1つの物理ポートと転送単位を与えられて前記物理ポートに送出する複数の仮想ポートとを備えるパケット通信において、前記仮想物理ポートの流量を制御する方法であって、前記仮想ポートの送出遅延時間を観測し、前記送出遅延時間が最も長い仮想ポートを最大遅延仮想ポートとと出るステップと、前記仮想ポートのいずれにも送出して指示するステップと、前記仮想ポートのいずれにも送単位がない場合は、最初に送出可能な転送単位がない場合は、最初に送出可能な転送単位がない場合は、最初に送出可能な転送単位がない場合は、最初に送出可能な転送単位がない場合は、最初に送出可能な転送単位がない場合は、最初に送出するステップと、指示された前記最大遅延仮想ポートを前記物理ポートに接続して転送単位を送出するステップとを備えることを特徴とする。

【0015】物理ポートが複数存在するときは、前記仮想ポートに送出可能な転送単位がある場合は、それぞれの前記仮想ポートの送出遅延時間を観測し前記物理ポート毎に前記送出遅延時間が最も長い仮想ポートをそれぞれ指示し、この物理ポートに対応する仮想ポートのなかで前記送出遅延時間が最も長い仮想ポートを最大遅延仮想ポートと指示するステップと、同一物理ポートに連なる前記仮想ポートのいずれにも送出可能な転送単位がない場合は、最初に送出可能な転送単位が現れた前記仮想ポートを該物理ポートの最大遅延仮想ポートと指示するステップと、指示された前記最大遅延仮想ポートを前記物理ポートの負荷情報に基づいていずれか1つの物理ポートを指定し、前記物理ポートに接続して転送単位を送出するステップとを備える。

【0016】ここで、送出遅延時間を観測する処理は、 転送単位が送出可能となる時点から開始することで、最 大で1セル周期分の時間をかけて最大遅延仮想ポートを 弁別することができる。

【0017】本発明の流量制御装置は、同一物理ポートに連なる仮想ポートに送出可能な転送単位がある場合、 それぞれの前記仮想ポートの送出遅延時間を観測する仮 想ポート遅延観測手段と、観測された前記送出遅延時間 を比較する仮想ポート遅延比較手段と、同一物理ポート に連なる前記仮想ポートのいずれにも送出可能な転送単位が現れた前記仮想ポートの 位がない場合、最初に送出可能な転送単位が現れた前記仮想ポートを観測する初出仮想ポート観測手段と、転 位想ポートを観測する初出仮想ポート選出可能な 位想ポートに連なる前記仮想ポート遅延比較手段には 位がある場合は、前記仮想ポート遅延比較手段には想 記送出遅延時間が最長であると判定された前記仮想ポート 同一物理ポートの最大遅延仮想ポートのいずれにも は、前記であるは、前記がは想ポートの 間可能な転送単位がない場合は、前記がはま 過手段により観測された最初に送出可能な により観測された最初に送出可能な が現れた が現れた が現れた がまる して指示する最大遅延仮想ポート指示手段とを備える。

【0018】物理ポートが複数存在する場合は、本発明 の制御装置は、同一物理ポートに連なる前記仮想ポート に送出可能な転送単位がある場合、それぞれの前記仮想 ポートの送出遅延時間を観測する仮想ポート遅延観測手 段と、観測された前記送出遅延時間を比較する仮想ポー ト遅延比較手段と、前記物理ポートの負荷情報に基づい て、いずれか一つの物理ポートを指定する送出物理ポー ト指定手段と、同一物理ポートに連なる前記仮想ポート のいずれにも送出可能な転送単位がない場合、最初に送 出可能な転送単位が現れた前記仮想ポートを観測する初 出仮想ポート観測手段と、同一物理ポートに連なる前記 仮想ポートに送出可能な転送単位がある場合は、前記仮 想ポート遅延比較手段により前記送出遅延時間が最長で あると判定された前記仮想ポートを最大遅延仮想ポート として指示し、同一物理ポートに連なる前記仮想ポート のいずれにも送出可能な転送単位がない場合は、前記初 出仮想ポート観測手段により観測された最初に送出可能 な転送単位が現れた前記仮想ポートを該物理ポートの最 大遅延仮想ポートとして指示する最大遅延仮想ポート指 示手段と前記送出物理ポート指定手段により、指定され た、前記物理ポートに対応する最大遅延仮想ポートを指 示する指示手段と、を備える。

【0019】前記仮想ポート遅延観測手段がそれぞれの前記仮想ポートの送出遅延時間を観測する処理は、転送単位が送出可能となる時点から開始することにより、最大遅延仮想ポートの弁別処理に最大で1セル周期分の時間をとることができる。

[0020]

【発明の実施の形態】以下、本発明の一実施の形態について図面を参照して説明する。本実施の形態による物理ポートの流量制御装置は、図1に示されるような構成を備えている。図示されていないATM交換機から出力されたセルがパッファに入力され、パッファ内の待ち行列にセルが格納される。パッファ内の待ち行列に入っているセルは、この流量制御装置100によりシェーピング

制御を受けた後、出力されて図示されない受信装置内の物理層へ転送される。

【0021】物理ポート111、112、…、113が複数設けられ、それぞれの物理ポート111~113に対応して仮想ポート101及び102、103及び104、…、105及び106が存在する。送出物理ポート指定手段120は、後述するようにスケジューラに相当し、仮想ポート遅延観測手段140、初出仮想ポート観測手段130、仮想ポート遅延比較手段150、最大遅延仮想ポート指示手段160はシェーパに相当する。

【0022】仮想ポート遅延観測手段140は、仮想ポート $101\sim106$ のそれぞれについて、前回のセルが送出されてから所定の規定時間T1を経過し、次のセルを送出可能になってから経過している送出遅延時間T2を観測する。

【0023】仮想ポート遅延比較手段150は、仮想ポート遅延観測手段140が観測した各物理ポートに連なる仮想ポート $101\sim102$, $103\sim104$, …, $105\sim106$ 毎の送出遅延時間T2を比較する。

【0024】送出物理ポート指定手段120は、物理ポート111~113の負荷情報を与えられて、転送流量を超えておらず次のセルを送出することが可能ないずれか一つの物理ポートを指定する。

【0025】初出仮想ポート観測手段130は、同一物理ポートに連なる仮想ポート101~102,103~104,105~106のそれぞれの全てに送出可能なセルが存在しない場合、即ち同一物理ポートの待ち行列内の全てのセルが規定時間T1を経過していない場合、あるいは規定時間T1が経過した後にいずれの物理ポートに連なる仮想ポート101~102,103~104,…105~106の待ち行列にもセルが到着していない場合は、最初に規定時間T1に到達したセルが到着していない場合は、最初に規定時間T1に到達したセルが存在する仮想ポート、あるいは規定時間T1が経過した後に最初にセルが到着した仮想ポート、即ち該物理ポートで、最初に送出可能なセルが現れた仮想ポートがいずれであるかを観測する。最大遅延仮想ポートの判別は、物理ポートの指定の前に行なわれる。

【0026】最大遅延仮想ポート指示手段160は、送出可能なセルが同一物理ポートに連なるいずれかの仮想ポート101~102,103~104,105~106に存在している場合は、仮想ポート遅延比較手段150が比較した結果を与えられて、遅延時間が最も長い最大遅延仮想ポートを、それぞれの物理ポート111~113毎に指示しておく。各物理ポートに連なる送出可能なセルが存在しない場合は、最大遅延仮想ポート指示手段160は、初出仮想ポート観測手段130が観測して検出した最初に該物理ポートに送出可能なセルが現れた仮想ポートを該物理ポートの最大遅延仮想ポートとして指示する。そして、物理ポート111~113の負荷情報が確定し、送出物理ポート指定手段120が指定した

1つの物理ポートに対応する仮想ポートのなかかで送出 遅延時間 T 2 が最大のものを転送単位を送出すべき最大 遅延仮想ポートとして指示する。

【0027】次に、このような構成を備えた本実施の形態による流量制御装置の動作について、物理ポートが一つ存在する場合と、複数存在する場合とに分けて詳述する。

(1) 物理ポートが一つである場合

先ず、物理ポートが一つ存在する場合の動作を、構成を簡略化した図2のブロック図及び図4のフローチャートを用いて述べる。物理ポート301に対応してp個の仮想ポート331~332が存在するものとする。ここで、シェーパ320の制御を受けたセルが通過する経路を341~342とし、シェーパ320の制御を受けないセルが通過する経路は343~344であるとする。経路341~342及び342~344は、スケジューラ311によっていずれか一つが選択され、最終的に一つの仮想ポートと物理ポート301とが接続される。

【0028】上述した図1に示された流量制御装置の構成では、初出仮想ポート観測手段130、仮想ポート遅延比較手段150、最大遅延仮想ポート指示手段160を含むシェーパによる制御を受けるセルが通過する経路のみを制御対象としている。よって、図2に示されたようなシェーパ320の制御を受けずにセルが入ってくる経路343、344は存在しないので、スケジューラ311に相当する要素は不必要である。これに対し、図2に示された構成では、シェーパ320の制御対象とならない経路343及び344が存在する。従って、シェーピング制御を受けた経路341~342を優先的にスケジューリングするスケジューラ311が設けられている。

【0029】最大遅延仮想ポートを弁別するために、本装置は図3に示されるようなテーブル500を用いる。このテーブル500は、一つの物理ポート301を書き込む欄と、弁別すべき最大遅延仮想ポートを書き込む欄が設けられている。

【0030】仮想ポート331~332の前段に存在する図示されないパッファに待ち行列が形成されており、ステップ102においてこの待ち行列に今回のセル期間で前回のセル送出から規定時間T1が経過した送出可能なセルが存在する場合は、ステップ104においてシェーパ320により最大遅延仮想ポートが弁別される。この弁別処理は、図1を用いて述べたように、仮想ポート毎の遅延時間のうち最大のものが選択されることで行われる。弁別処理は、前回のセル周期でセルが送出された時点t1から、今回のセル送出までの最大で1セル期間をかけて行われる。しかし、弁別処理が比較的短い時間で行われる場合には、必ずしも時点t1から開始しなくともよい。

【0031】そして、弁別された最大遅延仮想ポートは、図3のテーブルの欄に書き込まれる。スケジューラ311には、このようなシェーピング制御を受けたセルのみならず、シェーパ320の制御を受けない経路343~344を通過してきたセルもスケジューリングの対象とするが、最大遅延仮想ポートの欄に書き込まれた仮想ポートを優先して物理ポート301に接続するようにスケジュールする。

【0032】全ての仮想ポート331~332の待ち行 列に、前回のセル送出から規定時間T1経過後に送出可 能なセルが存在しない場合は、図5のテーブルの最大遅 延仮想ポートの欄は空欄となる。この場合は、ステップ 106として最初に送出可能なセルが待ち行列に入力さ れた仮想ポートを最大遅延仮想ポートとして図5のテー ブルの欄に書き込む。従って、今回のセル期間で送出す べきセルが現れずに最大遅延仮想ポートの欄が空欄であ り、その後ほぼ同時期に立て続けに送出可能なセルが仮 想ポートに入力されたような場合にも、容易に最大遅延 仮想ポートを弁別することが可能であり、送出すべき時 期が来るまでの間に短時間に弁別することができる。こ の場合も、送出可能なセルが存在する場合と同様に、ス ケジューラ311はシェーピング制御を受けて最大遅延 仮想ポートの欄に書き込まれた仮想ポートを優先的に選 択する。

(2) 物理ポートが複数存在する場合

物理ポートが複数存在する場合の動作を、構成を簡略化した図5のプロック図及び図7のフローチャートを用いて述べる。物理ポート401に対応してa個の仮想ポート431~432が存在し、物理ポート402に対応してb個の仮想ポート433~434が存在し、…、物理ポート403に対応してz個の仮想ポート435~436が存在する。

【0033】スケジューラ441は、図1における送出物理ポート指定手段120に対応するもので、物理ポート $401\sim403$ のそれぞれの負荷情報を与えられ、送出可能な物理ポートを1つ選択するものである。

【0034】物理ポート401を例にとると、シェーパ420の制御を受ける仮想ポート431~432の待ち行列に入力されたセルが通過する経路441~442と、シェーパ420の制御を受けずに図示されないバッファの待ち行列から転送されてきてスケジューラ311のスケジューリングを受ける経路451~452とが存在する。

【0035】物理ポート401~403が複数存在する場合は、図5に示されるようなテーブル600を用いる。このテーブル600には、物理ポート401~403を書き込む欄と、それぞれの物理ポート401~403年に最大遅延仮想ポートを書き込む欄とが設けられている。

【0036】ステップ110において、各物理ポートの

いずれかの仮想ポートの待ち行列に送出可能なセルが存在するか否かが判断され、存在する場合はステップ1144の処理が開始される。ステップ112として、スケジューラ441が物理ポート401~403の負荷情報が確定した後、いずれか一つを指定する。ステップ114としてシェーパ420によって各物理ポート401~403毎に最大遅延仮想ポートが指定される。弁別された各最大遅延仮想ポートは、図5のテーブルにおいて、それぞれの物理ポート401に対応して設けられた最大遅延仮想ポートの欄に書き込まれる。ステップ112において、負荷情報が確定し1つの物理ポートが指定されると、ステップ118において当該物理ポートに対応する最大遅延仮想ポートが指示される。

【0037】ステップ110において、同一物理ポートに連なる全ての仮想ポートの待ち行列に、前回のセル送出から規定時間経過後に送出可能なセルが存在しない場合、図6のテーブルの該物理ポートの最大遅延仮想ポートの欄は空欄となる。この場合は、ステップ116ととて、該物理ポートに連なる最初に送出可能なセルが待として、該物理ポートを最大遅延仮想ポートとして図5の該物理ポートのテーブルの欄に書き込む。従って、次のセル期間で送出すべきセルが現れず、ある物理ポートの最大遅延仮想ポートの欄が空欄であって、その後にほ同時期に送出可能なセルが仮想ポートに入力されたような場合であっても、容易かつ迅速に各物理ポート毎の最大遅延仮想ポートを弁別することが可能である。

【0038】スケジューラ441は、シェーピング制御を受けて最大遅延仮想ポートの欄に書き込まれた仮想ポートのセルを、シェーピング制御を受けない経路 $441\sim442$ を通過するセルよりも優先して選択し、指定された物理ポート401に送出する。

【0039】従来は、図8に示されたように、前回のセルが送出された時点 t 1 から全ての物理ポートの負荷情報が確定するまでの期間T 1 1 が経過した時点 t 1 2 までは、弁別処理を開始することができず、時点 t 1 2 から今回のセルを送出すべき時点 t 1 3 までの時間が短かった。このため、時点 t 1 2 から時点 t 1 3 よりも長い時点 t 1 4 までの期間t 1 2 を弁別処理に要するような場合は、1 セル周期t 7 の前段に冗長なバッファ等を設ける必要があった。

【0040】これに対し、本実施の形態では、物理ポートの負荷情報が確定していずれか一つを指定する処理と並行して、それぞれの物理ポート毎に最大遅延仮想ポートを指定する処理を時点 t 1 2 において、ただちに当該物理ポートに対応する仮想ポートのなかで最大遅延仮想ポートを指示することが可能である。よって、冗長なバッファ等を設ける必要がなくスループットが向上する。このことは、仮想ポートの増加に伴い、仮想ポート毎の送出遅延時間を比較する処理に時間がかかる場

合程有効である。

【0041】上述した実施の形態は一例であって、本発明を限定するものではない。例えば、図1に示された構成では、物理ポートが複数存在するので負荷情報に応じていずれか一つを選択する送出物理ポート指定手段120を在しない場合は、この送出物理ポート指定手段120を備える必要はない。また、図2、図3に示されたようにシェーピング制御を受けずに入力されてくるセルがある場合には、スケジューラ311、又は411~413が必要であるが、このようなセルが存在しない場合は図1に示された構成と同様にスケジューラ311、411~413を備える必要はない。

【0042】また、図2、図3に示された装置では、最大遅延仮想ポートの弁別処理の際にそれぞれ図4、図5に示されたようなテーブルを用いるが、必ずしもこのようなテーブル化された情報を用いる必要はなく、物理ポートと弁別した最大遅延仮想ポートとを対応付けて指示することができるものであればよい。

[0043]

【発明の効果】以上説明したように、本発明の物理ポートの流量制御方法及びその装置によれば、物理ポートが1つであって、送出可能なセルが存在する場合には、仮想ポートの遅延時間を比較して最大遅延仮想ポートを弁別し、送出可能なセルが存在しない場合は最初に待ち行列に送出可能なセルが現れた仮想ポートを最大遅延仮想ポートとし、物理ポートが複数存在する場合であって物理ポートの負荷情報の確定を待つことなく前回のセルが送出された後に弁別処理を開始することができ、冗長なバッファを用いる必要性を排除しスループットを向上させることができる。

【図面の簡単な説明】

【図1】本発明の一実施の形態による物理ポートの流量 制御装置の構成を示すブロック図。

【図2】物理ポートが1つ存在する場合に最大遅延仮想ポートを弁別する処理を行うための本発明の一実施の形態による流量制御装置の概略構成を示すプロック図。

【図2】

【図3】図2に示された装置で用いられるテーブルを示した説明図。

【図4】物理ポートが1つ存在する場合に最大遅延仮想ポートを弁別する処理を行うための本発明の一実施の形態による流量制御方法の処理の手順を示したフローチャート。

【図5】物理ポートが複数存在する場合に最大遅延仮想ポートを弁別する処理をするための本発明の一実施の形態による流量制御装置の概略構成を示すブロック図。

【図6】図5に示された装置で用いられるテーブルを示した説明図。

【図7】物理ポートが複数存在する場合に最大遅延仮想ポートを弁別する処理を行うための本発明の一実施の形態による流量制御方法の処理の手順を示したフローチャート。

【図8】従来の弁別処理と本発明の一実施の形態による 制御方法又は装置における弁別処理とを対比した説明 図。

【図9】従来の物理ポートの流量制御装置の構成を示したブロック図。

【図10】前回セルを送出してから次にセルを送出するまでに経過すべき規定時間T1と、規定時間T1が経過した後の遅延時間T2とを示した説明図。

【符号の説明】

100 流量制御装置

111~113、331~332、431~436 物理ポート

101~106、301、401~403 仮想ポート

120 送出物理ポート

130 初出仮想ポート

140 仮想ポート遅延観測手段

150 仮想ポート遅延比較手段

160 最大遅延仮想ポート指示手段

320、420 シェーパ


341~344、441~446、451~456 経路

441 スケジューラ


500、600 テーブル

【図3】

物理ポート	最大遅延仮想ポート	500
301	331	




【図5】




【図6】

物理ポート	最大遅延仮想ポート	<u> </u>
401	431	
402	433	
i -	:	
	<u> </u>	
403	435	


[図8]







【図10】



[図9]

